Ignore:
Timestamp:
Jan 15, 2014, 1:30:27 AM (11 years ago)
Author:
demin
Message:

add classifier and remove unneeded modules

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/3DEES/amplitude.v

    r178 r180  
    1919        reg             [width-1:0]     inp_data_reg [1:0], inp_data_next [1:0];
    2020
    21         wire                            int_comp_wire;
     21        wire    [1:0]           int_comp_wire;
    2222        reg                                     int_comp_reg, int_comp_next;
    2323
    2424        reg             [5:0]           int_cntr_reg, int_cntr_next;
    2525
    26         assign int_comp_wire = (inp_data_reg[1] < inp_data);
     26        assign int_comp_wire[0] = (inp_data_reg[1] < inp_data);
     27        assign int_comp_wire[1] = (inp_data_reg[1] < max_data);
    2728
    2829        always @(posedge clock)
     
    7374                                        inp_data_next[0] = inp_data;
    7475                                        inp_data_next[1] = inp_data_reg[0];
    75                                         int_comp_next = int_comp_wire;
     76                                        int_comp_next = int_comp_wire[0];
    7677                                        out_data_next = {(width){1'b0}};
    7778                                        out_flag_next = 1'b0;
    7879                                        // minimum
    79                                         if ((~int_comp_reg) & (int_comp_wire) & int_cntr_reg[5])
     80                                        if ((~int_comp_reg) & (int_comp_wire[0]) & int_cntr_reg[5])
    8081                                        begin
    8182                                                int_mini_next = inp_data_reg[0];
     
    8384                                        end
    8485                                        // maximum after minimum
    85                                         else if ((int_comp_reg) & (~int_comp_wire) & (int_flag_reg))
     86                                        else if ((int_comp_reg) & (~int_comp_wire[0]) & (int_flag_reg))
    8687                                        begin
    8788                                                out_data_next = inp_data_reg[0] - int_mini_reg;
    88                                                 int_flag_next = 1'b0;
     89//                                              int_flag_next = 1'b0;
    8990                                                int_case_next = 1'b1;
    9091                                        end
     
    102103                                        int_cntr_next = 6'b0;
    103104//                                      out_flag_next = 1'b1;
    104                                         out_flag_next = (inp_data_reg[1] < max_data);
     105                                        out_flag_next = int_comp_wire[1];
     106                                        int_flag_next = ~int_comp_wire[1];
    105107                                end
    106108                                int_case_next = 1'b0;
Note: See TracChangeset for help on using the changeset viewer.