Ignore:
Timestamp:
Feb 28, 2010, 11:35:16 PM (15 years ago)
Author:
demin
Message:

fix communication with external SRAM

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/MultiChannelUSB/control.v

    r90 r91  
    183183                                        buffer[1] <= 8'd0;
    184184                                        int_bus_cntr <= 32'd0;
    185                                         state <= 5'd7;
    186185                                end
    187186                                else
    188187                                begin
    189                                         buffer[0] <= 8'd2;
     188                                        buffer[0] <= 8'd0;
    190189                                        buffer[1] <= 8'd0;
    191                                         state <= 5'd6;
    192                                 end
     190                                end
     191                                state <= 5'd7;
    193192                        end
    194193
     
    197196                                buffer[0] <= bus_miso[7:0];
    198197                                buffer[1] <= bus_miso[15:8];
     198                                int_bus_addr <= int_bus_addr + 32'd1;
     199                                int_bus_cntr <= int_bus_cntr - 32'd1;
    199200                                state <= 5'd6;
    200201                        end
     
    202203                        6:
    203204                        begin
    204                                 int_bus_addr <= int_bus_addr + 32'd1;
    205205                                state <= 5'd7;
    206206                        end
     
    208208                        7:
    209209                        begin
     210                                int_data <= buffer[0];
     211                                int_wrreq <= 1'b1;
     212                                state <= 5'd8;
     213                        end
     214
     215                        8:
     216                        begin
    210217                                if (~tx_full)
    211218                                begin
    212                                         int_data <= buffer[0];
    213                                         int_wrreq <= 1'b1;
    214                                         state <= 5'd8;
    215                                 end
    216                         end
    217 
    218                         8:
    219                         begin
    220                                 int_data <= buffer[1];
    221                                 state <= 5'd9;
     219                                        int_data <= buffer[1];
     220                                        state <= 5'd9;
     221                                end
    222222                        end
    223223
     
    227227                                begin
    228228                                        int_wrreq <= 1'b0;
    229                                         if (|int_bus_cntr)
    230                                         begin
    231                                                 state <= 5'd5;
    232                                                 int_bus_cntr <= int_bus_cntr - 32'd1;
    233                                         end
    234                                         else
    235                                         begin
    236                                                 state <= 5'd0;
    237                                         end
     229                                        state <= 5'd10;
     230                                end
     231                        end
     232
     233                        10:
     234                        begin
     235                                if (|int_bus_cntr)
     236                                begin
     237                                        state <= 5'd5;
     238                                end
     239                                else
     240                                begin
     241                                        state <= 5'd0;
    238242                                end
    239243                        end
Note: See TracChangeset for help on using the changeset viewer.