Ignore:
Timestamp:
Nov 25, 2009, 11:02:29 PM (15 years ago)
Author:
demin
Message:

testing all components together

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/MultiChannelUSB/histogram.v

    r70 r72  
    11module histogram
     2        #(
     3                parameter       W       =       32 // bin resolution
     4        )
    25        (
    36                input   wire                    clk, reset,
    47                input   wire                    data_ready,
    58                input   wire    [11:0]  data, address,
    6                 output  wire    [31:0]  q
     9                output  wire    [W-1:0]  q
    710        );
    811       
     
    1215        reg                             wren_reg, wren_next;
    1316        reg             [11:0]  addr_reg, addr_next;
    14         reg             [31:0]  data_reg, data_next;
     17        reg             [W-1:0] data_reg, data_next;
    1518
    16         wire    [31:0]  q_a_wire, q_b_wire;
     19        wire    [W-1:0] q_a_wire, q_b_wire;
    1720       
    1821        wire    [11:0]  addr_wire;
    19         wire    [31:0]  data_wire;
     22        wire    [W-1:0] data_wire;
    2023       
    2124        assign  addr_wire = (flag_reg) ? data : addr_reg;
     
    4245                .widthad_a(12),
    4346                .widthad_b(12),
    44                 .width_a(32),
    45                 .width_b(32),
     47                .width_a(W),
     48                .width_b(W),
    4649                .width_byteena_a(1),
    4750                .width_byteena_b(1),
Note: See TracChangeset for help on using the changeset viewer.