Ignore:
Timestamp:
Sep 9, 2011, 11:28:15 AM (13 years ago)
Author:
demin
Message:

remove workarounds for missed SRAM connections

File:
1 edited

Legend:

Unmodified
Added
Removed
  • sandbox/MultiChannelUSB/oscilloscope.v

    r103 r157  
    130130                                if (bus_ssel)
    131131                                begin
    132                                         bus_miso_next = {ram_data[17:10], ram_data[8:1]};
     132                                        bus_miso_next = ram_data[15:0];
    133133                                        ram_wren_next[0] = bus_wren;
    134134                                        if (bus_wren)
     
    183183                                        ram_addr_next = ram_addr_reg + 20'd1;
    184184                                        ram_wren_next[0] = 1'b1;
    185                                         ram_data_next[0] = {osc_data[15:8], 1'b0, osc_data[7:0], 1'b0};
     185                                        ram_data_next[0] = {2'd0, osc_data[15:0]};
    186186               
    187187                                        int_case_next = 3'd3;
     
    211211                                ram_addr_next = ram_addr_reg + 20'd1;
    212212                                ram_wren_next[0] = 1'b1;
    213                                 ram_data_next[0] = {osc_data_reg[31:24], 1'b0, osc_data_reg[23:16], 1'b0};
     213                                ram_data_next[0] = {2'd0, osc_data_reg[31:16]};
    214214                                int_case_next = 3'd4;
    215215                        end
     
    219219                                ram_addr_next = ram_addr_reg + 20'd1;
    220220                                ram_wren_next[0] = 1'b1;
    221                                 ram_data_next[0] = {osc_data_reg[47:40], 1'b0, osc_data_reg[39:32], 1'b0};
     221                                ram_data_next[0] = {2'd0, osc_data_reg[47:32]};
    222222                                int_case_next = 3'd5;
    223223                        end
     
    227227                                ram_addr_next = ram_addr_reg + 20'd1;
    228228                                ram_wren_next[0] = 1'b1;
    229                                 ram_data_next[0] = {osc_data_reg[63:56], 1'b0, osc_data_reg[55:48], 1'b0};
     229                                ram_data_next[0] = {2'd0, osc_data_reg[63:48]};
    230230                                if (|int_cntr_reg[0])
    231231                                begin
Note: See TracChangeset for help on using the changeset viewer.