Ignore:
Timestamp:
Feb 26, 2011, 9:23:06 AM (14 years ago)
Author:
demin
Message:

fix output assignment

File:
1 edited

Legend:

Unmodified
Added
Removed
  • sandbox/MultiChannelUSB/deconv.v

    r133 r134  
    334334                                begin
    335335                                        int_addr_next[5:0] = del_addr_reg;
    336                                         // register 4th sum
     336                                        // register 4th sum and 1st product
    337337                                        acc_data_next[4] = acc_data_wire;
    338338                                        out_data_next[0] = out_data_wire;
     
    353353                                amp_data_next = amp_data_wire[1];
    354354
    355                                 // register 1st sum
     355                                // register 1st sum and 2nd product
    356356                                acc_data_next[1] = acc_data_wire;
    357357                                out_data_next[1] = out_data_wire;
     
    373373                                amp_data_next = amp_data_wire[2];
    374374                               
    375                                 // register 2nd sum
     375                                // register 2nd sum and 3rd product
    376376                                acc_data_next[2] = acc_data_wire;
    377377                                out_data_next[2] = out_data_wire;
     
    397397                                amp_data_next = amp_data_wire[3];
    398398                               
    399                                 // register 3rd sum
     399                                // register 3rd sum and 4th product
    400400                                acc_data_next[3] = acc_data_wire;
    401401                                out_data_next[3] = out_data_wire;
    402402                                             
    403403                                // register 4th output
    404                                 out_data_next[4] = out_data_next[0];
     404                                out_data_next[4] = out_data_reg[0];
    405405
    406406                                int_case_next = 3'd2;
     
    413413        end
    414414
    415         assign out_data = {out_data_next[3], out_data_reg[2], out_data_reg[1], out_data_reg[4]};
     415        assign out_data = {out_data_reg[3], out_data_reg[2], out_data_reg[1], out_data_reg[4]};
    416416
    417417endmodule
Note: See TracChangeset for help on using the changeset viewer.